

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-218509

(43)公開日 平成5年(1993)8月27日

| | | | | |
|--------------------------|---------|-----------|----------------|--------|
| (51)Int.Cl. ⁵ | 識別記号 | 序内整理番号 | F I | 技術表示箇所 |
| H 0 1 L 33/00 | | N 8934-4M | | |
| 21/60 | 3 1 1 Q | 6918-4M | | |
| 31/02 | | 7210-4M | H 0 1 L 31/ 02 | B |

審査請求 未請求 請求項の数1(全 3 頁)

(21)出願番号 特願平4-38401

(71)出願人 000191238

新日本無線株式会社

東京都目黒区下目黒1丁目8番1号

(22)出願日 平成4年(1992)1月30日

(72)発明者 小沢 淳


埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社川越製作所内

(54)【発明の名称】 光半導体装置

(57)【要約】

【目的】 プラスチックパッケージの外部表面の導体パターンをプリント基板の導体に半田付けにより実装する際、導体パターン間で短絡が発生しないようにする。

【構成】 フリント基板等に装着する面に複数の突起部を設け、光半導体チップの各電極に接続される導体パターンを上記突起部の表面にまで導いた。



1 プラスチックパッケージ

2 導体パターン

3 導体層

4 フリント基板

5 半田付け

6 光半導体チップ

【特許請求の範囲】

【請求項1】 中央部に凹部を備えたプラスチックパッケージの主記凹部内部の底面上に光半導体チップが搭載され、該光半導体チップの各電極がそれぞれ該プラスチックパッケージ表面に設けられた上記凹部内部の底面上から該プラスチックパッケージの外部表面に達する導体パターンに接続された後、上記凹部内部に光透過性封止樹脂が充填されてなる光半導体装置において、

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、中央部に凹部を備えたプラスチックパッケージの主記凹部内部の底面上に光半導体チップが搭載され、該光半導体チップの各電極がそれぞれ該プラスチックパッケージ表面に設けられた上記凹部内部の底面上から該パッケージの外部表面に達する導体パターンに接続され、上記凹部内部に光透過性封止樹脂が充填されてなる光半導体装置に関する。

【0002】

【従来の技術】図1は従来、この種の光半導体装置の一例の構造を示す。中央部に凹部を備えたプラスチックパッケージ1の表面に凹部内部の底面上からパッケージ1の裏面に達する2つの導体パターン2が設けられていて、凹部内部の底面の一方の導体パターン2上に光半導体チップ3が搭載され、光半導体チップ3の上面の電極と上記導体パターン2とは電気的に分離した別の導体パターン2が金線4で接続された後、パッケージ1の凹部内部に光透過性封止樹脂5が充填されて形成される。この種の光半導体装置では、導体パターン2の一端はパッケージ1の裏面に導かれていて、裏面の導体パターン2は部分がプリント基板等に半田付けされて実装される。

【0003】

【発明が解決しようとする課題】上記のようにパッケージ1の裏面から出ますが、プリント基板等への実装時に、パッケージ1の裏面とプリント基板等の間に隙間が生じ、半田ペーストが表面で完全に押し潰され、広範囲に広がり、半田ペーストにより電極間がショートしたり、半田ペーストの飛散や剥離が発生することにより、パッケージ1が持ち上げられてしまったりするという問題があった。そして、電極間が狭くたればなるほど、電極間がショートの原因が高まり、ワイヤボンディング法よりも、半田ペーストによる実装の方が、この問題が顕著に生じる。

は、基板に実装する際に基板に装着される面と基板との間に隙間ができるように基板に装着される側の面に複数個の突起部を設け、光半導体チップの各電極に接続される導体パターンを上記突起部のいずれか1の表面にまで導き、突起部表面を覆う導体パターンをプリント基板等の導体に半田付けして実装することとし、半田ペーストが押し潰されて基板上の不要な領域に広がらない構造としたものである。

【0005】図1は本発明の一実施例を示す説明図で、図1(a)は断面構造を、図1(b)は裏面構造を示す。図において1、2、3、4、5は図5の同一符号と同一又は相当するものを示し、6はパッケージ1の裏面に設けられた半球状の突起部である。

【0006】パッケージ1の裏面の四隅にそれぞれ半球状の突起部6が設けられ、2個の電極を備えた光半導体チップ3が搭載され、光半導体チップ3の各電極に接続された導体パターン2がそれぞれ凹部内部の底面上から突起部6の表面に達するように配設されている例である。半球状の突起部6表面を覆う導体パターン2をプリント基板等に半田付けする際、図2に示すように、半田ペーストが押し潰されて不要な領域に広がることなく、確実に付着される。図において7はプリント基板、8は半田ペーストである。

【0007】突起部6が上記のような形状の場合、実装時にパッケージ1の姿勢を安定に保つためには、突起部6は少なくとも5個必要であり、搭載光半導体チップの電極が2個の場合、表面に電極導出用導体パターン2を設ける必要のない突起部6ができる。この場合、図1(b)に示すようにこれらの突起部6を覆う導体パターン2を設けておき、全ての突起部を半田付けする方法を採用すると、より確実な装着が得られる。

【0008】従来、この種の光半導体装置は、裏面をプリント基板等に装着し、基板上方の空間のみを動作対象とする実装方法が採られてきたが、基板下方の空間を動作対象とする構成とした方が都合がよい場合がある。この場合、基板の光半導体装置の動作領域に対応する部分を開口し、パッケージ1の凹部の周りの側壁部上面を基板に装着して実装する方法が好ましい。図3はパッケージ1の凹部の周りの側壁部上面を基板に装着して実装する本発明の一実施例を示す説明図で、図3(a)は断面と凹部的部の構造を、図3(b)は実装状態を示す。図において1、2、3、4、5、7、8は図1及び図2の同一符号と同一又は相当するものを示し、6aはパッケージ1の凹部の周りの側壁上面に設けられた帯状の突起部である。光半導体チップ3の各電極に接続された導体パターン2はそれぞれ対向する両側壁上面に設けられた突起部6aの表面を覆う形態に配設されている。この突起部

パッケージ1の姿勢が十分安定に保たれる。そして、図2に示すように、半田ペースト8が基板7上に不要な領域に広がることなく、確実に半田付けされる。

【0009】上記のような実装方法が採られる場合は、基板7とパッケージ1の装着する側の面との間に間隔をとる必要がなく、図1(a)、(b)に示すように、突起部6bが基板7に設けられた穴に挿し込まれて半田付けされる実装方法によってもよい。この場合は、突起部6bは帯状にする必要がなく、又、2つの突起部6bを異なる形状にして、実装の際方向性を間違えることのない構造にすることもできる。

【0010】

【発明の効果】以上説明したように、本発明によれば、電極間の間隔を狭くすることが可能となり、かつ、安定した半田付けが可能になり、また、動作方向をプリント基板等の下方に向けて容易に実装できるようになる。また、突起部の形状を変えて、実装の際の方向性の間違いを防止する効果もある。

【図面の簡単な説明】

【図1】本発明の一実施例を示す説明図である。

【図2】図1に示す実施例の突起部の効果を示す説明図である。

【図3】本発明の他の実施例を示す説明図である。


【図4】本発明のその他の実施例を示す説明図である。

【図5】従来のこの種の光半導体装置の一例の構造を示す説明図である。


【符号の説明】

- | | |
|----|-------------|
| 1 | プラスチックパッケージ |
| 2 | 導体パターン |
| 3 | 光半導体チップ |
| 4 | 金線 |
| 5 | 光透過性封止樹脂 |
| 6 | 突起部 |
| 7 | プリント基板 |
| 8 | 半田ペースト |
| 6a | 穴 |


【図1】




【図2】




【図3】



【図4】



【図5】



- 1: プラスチックパッケージ
2: 導体パターン
3: 光半導体チップ
4: 金線
5: 光透過性封止樹脂
6: 突起部

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **05-218509**

(43)Date of publication of application : **27.08.1993**

(51)Int.Cl.

H01L 33/00

H01L 21/60

H01L 31/02

(21)Application number : **04-038401**

(71)Applicant : **NEW JAPAN RADIO CO LTD**

(22)Date of filing : **30.01.1992**



(72)Inventor : **OZAWA ATSUSHI**

(54) OPTICAL SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent solder paste from spreading over an unnecessary region of a substrate by providing a plurality of projection parts in a surface to be mounted on a substrate, by introducing a conductor pattern connected to an electrode to a surface of the projection part and by soldering a conductor pattern covering a surface of the projection part to a conductor for packaging.

CONSTITUTION: Hemispheric projection parts 6 are provided to four corners of a rear of a package 1. A conductor pattern 2 connected to each electrode of an optical semiconductor chip 3 provided with two electrodes is arranged to attain a surface of the projection part 6 from above a bottom of an inside of a recess. When the conductor pattern 2 is soldered to a printed substrate 7, solder paste is surely attached thereto without spreading over an unnecessary region. In the case of two electrodes of the mounting optical semiconductor chip 3, the projection part 6 which does not require for providing the conductor pattern 2 for leading out an electrode is formed on a surface. In this case, the conductor pattern 2 covering the projection parts 6 is provided and all the projection parts 6 are soldered. Thereby, stable soldering is realized.



LEGAL STATUS

[Date of request for examination] 06.08.1998

[Date of sending the examiner's decision of rejection] 16.01.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of expiration of right]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] An optical semiconductor chip is carried on the base inside | of the plastic package which equipped the center section with the concavity / above-mentioned | a concavity, it connects with the conductor pattern which reaches the outer surface of this package from on the base inside | where each electrode of this optical semiconductor chip was prepared in this plastic-package front face, respectively / above-mentioned | a concavity, and this invention relates to the optical semiconductor device with which it comes to fill up the above-mentioned interior of a concavity a light-transmission nature closure resin.

[0002]

[Description of the Prior Art] Drawing 5 shows the structure of an example of this conventional kind of optical semiconductor device. Two conductor patterns 2 which arrive at the rear face of a package 1 from on the base inside a concavity are formed in the front face of the plastic package 1 which equipped the center section with the concavity. Die bond of the optical semiconductor chip 3 is carried out on one conductor pattern 2 of the base inside a concavity. After connecting another conductor pattern 2 which separated electrically the electrode and the above-mentioned conductor pattern of the optical semiconductor chip 3 on top by the gold streak 4, the light-transmission nature closure resin 5 is filled up with and formed in the interior of a concavity of a package 1. In this kind of optical semiconductor device, the end of a conductor pattern 2 is led to the rear face of a package 1, and conductor pattern 2 fraction on the back is soldered to a printed circuit board etc., and it is mounted.

[0003]

[Problem(s) to be Solved by the Invention] Since there was no opening in between |, such as a rear face of a package 1, and a printed circuit board, | at the time of the package to a printed circuit board etc. while the rear face of a package 1 has been flat as mentioned above, the soldering paste was completely crushed by the rear face, it spread broadly, and there was a problem that inter-electrode will short-circuit by the soldering paste, or a package 1 will be raised by the occurrence gas in the case of the cure of a soldering paste. And the more inter-electrode became narrow, inter-electrode short concern increased and, the more there was a problem that it was not suitable for fine pitch-ization (formation of a ** pitch), this invention aims at solving the above-mentioned problem.

[0004]

[Means for Solving the Problem] Two or more heights are prepared in the field of the side with which a substrate is equipped by the optical semiconductor device of this invention so that an opening may be made between the fields and substrates with which a substrate is equipped in case it mounts in a substrate. The conductor pattern connected to each electrode of an optical semiconductor chip is led even to one front face of the above-mentioned heights. A height front face is made into the structure which suppose that it solders to conductors, such as a printed circuit board, and mounts in them, and a soldering paste is crushed, and does not spread a wrap conductor pattern to the unnecessary field on a substrate.

[0005] Drawing 1 is explanatory drawing showing one example of this invention. drawing 1 (a) shows cross-section structure, and drawing 1 (b) shows rear-face structure. In drawing, 1, 2, 3, 4, and 5 show the same sign, the identity, or the corresponding thing of drawing 5, and 6 is the height of the shape of a semi-sphere prepared in the rear face of a package 1.

[0006] It is the example currently arranged so that the conductor pattern 2 which the semi-sphere-like height 6 was formed in the four corners of the rear face of a package 1, respectively, and the optical semiconductor chip 3 equipped with two electrodes was carried, and was connected to each electrode of the optical semiconductor chip 3 may arrive at the front face of a height 6 from on the base inside a concavity, respectively. In case the wrap conductor pattern 2 is soldered to a printed circuit board etc., as semi-sphere-like height 6 front face is shown in drawing 2, a soldering paste is crushed, and it does not spread to an unnecessary field, and adheres certainly. In drawing, 7 is a printed circuit board and 8 is a soldering paste.

[0007] When heights 6 are the above configurations, in order to keep the posture of a package 1 stable at the time of a package, at least three heights 6 are required, and when the number of the electrodes of a loading light semiconductor chip is more than four, for the soldering, in order to prevent the conductor pattern for electrode derivation 2 in a front face. In



operation, although the package technique which this kind of optical semiconductor device equips a printed circuit board etc. with a rear face, and sets only space of the substrate upper part as the object of operation had been taken conventionally. In this case, what is necessary is to carry out opening of the fraction corresponding to the active region of the optical semiconductor device of a substrate, and just to take the technique of equipping with and mounting the side-attachment-wall section top around the concavity of a package in a substrate. Drawing 3 is explanatory drawing showing one example of this invention which equips with and mounts the side-attachment-wall section top around the concavity of a package in a substrate. drawing 3 (a) shows the structure a cross section and inside a concavity, and drawing 3 (b) shows the package status. In drawing, 1, 2, 3, 4, 5, 7, and 8 show the same sign, the identity, or the corresponding thing of the drawing 1 and the drawing 2, and 6a is the band-like height prepared in the side-attachment-wall top around the concavity of a package 1. The conductor pattern 2 connected to each electrode of the optical semiconductor chip 3 is arranged by the wrap status in the height 6a front face established in the both-sides wall top which counters, respectively, and this height 6a is soldered to the wrap conductor pattern 2 by conductors, such as a printed circuit board 7, and it is mounted. When height 6a is the above configurations, the posture of the package 1 in the case of a package is kept sufficiently stable by two height 6a. And it is soldered certainly, without a soldering paste 8 spreading to a field unnecessary on a substrate 7, as shown in drawing 2.

[0009] When the above package technique is taken, as it is not necessary to take a spacing between the fields of the side with which a substrate 7 and the package 1 equip and it is shown in drawing 4 (a) and (b), it is good also by the package technique by which height 6b puts in the hole 9 established in the substrate 7, and is soldered to it by being crowded. In this case, height 6b can be made into the configuration which does not need to make it band-like and is different in two height 6b, and can also be made into the structure where a directivity is not mistaken in the case of a package.



[0010]

[Effect of the Invention] As explained above, according to this invention, enable it to narrow an inter-electrode spacing, stable soldering is attained, and a printed circuit board etc. turns the orientation of operation caudad, and it can mount now easily. Moreover, the configuration of a height is changed and it is effective in preventing the mistake of the directivity in the case of a package.


[Translation done.]



[Drawing 4]



[Drawing 5]



[Translation done.]



* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated
3. In the drawings, any words are not translated.


DRAWINGS

[Drawing 1]



- 1 : プラスチックハルクーシ
- 2 : 導体パターン
- 3 : 半導体チップ
- 4 : 金線
- 5 : 光透過性封止樹脂
- 6 : 突起部

[Drawing 2]



- 7 : プレート層
- 8 : 半導体チップ

[Drawing 3]